国際会議The 24th IEEE Asian Test Symposium(ATS2015)及びThe 16th IEEE Workshop on RTL and High Level Testing (WRTLT2015)が2015年11月22～26日にインド・ムンバイ・INDIAN INSTITUTE OF TECHNOLOGY BOMBAYで開催され，数理情報工学専攻の大学院博士前期課程2年の増田哲也さん（細川研究室所属）の論文 "A Test Generation Method for Data Paths Using Easily Testable Functional Time Expansion Models and Controller Augmentation”(ATS2015発表)，大学院博士前期課程2年の坊屋鋪知拓さん（細川研究室所属）の論文" A Sequence Generation Method to detect Hardware Trojan Circuits "(WRTLT2015発表)，大学院博士前期課程2年の高野秀之さん（細川研究室所属）の論文"A Fault Diagnosis Method for a Single Universal Logical Fault Model Using Multi Cycle Capture Test Sets "(WRTLT2015発表)が採択され，発表しました．

増田さんの発表内容は，デジタル情報機器に搭載されているシステムLSI（大規模集積回路）のテストパターンを生成するアルゴリズムに関するものです．システムLSIは製造後にその品質を保証するためにテストを行う必要があります．その際に使用する0と1の値で構成されるテストパターンの系列を効率的に生成するためにテスト容易化機能的時間展開モデルを提案しました．実験では，この回路モデルを使用することによって，数十倍高速にテストパターンの系列を生成できることを示しました．

坊屋鋪さんの発表内容は，システムLSIのセキュリティに関するものです．システムLSIの論理設計以降の下流工程を外部企業に委託する場合が増え，その設計時に悪意のあるトロイ回路が挿入される危険性が増加しています．外部企業からの設計データの受入れ検証時に，信号の変化がない信号線に対して，その値を反転する値を入力データとして生成できるか否かを解析し，入力データを生成できた信号線をトロイ回路の疑いのある信号線と判定する方法を提案しました．トロイ回路が挿入されたAES暗号回路とベンチマーク回路に対して実験した結果，トロイ回路の疑いがあると判定された信号線が実際のトロイ回路の一部であるということを示しました．

高野さんの発表内容は，システムLSIの故障診断に関するものです．システムLSIの製造後のテストの結果，不良品であると判定されたものは，どこが壊れているのかを解析する必要があります．その解析前に，コンピュータアルゴリズムを用いて壊れている箇所を推定する技術が故障診断です．論理故障モデルのすべてをモデル化することのできるユニバーサル論理故障モデルを提案し，その故障シミュレーションを用いた故障診断法を提案しました．信号線の断線の故障や短絡の故障を挿入した回路データに対して，高速に間違えることなく被疑故障箇所を推定できることを示しました．