システム及びLSI（大規模集積回路）の設計自動化，テスト，組込みシステムに関する欧州最大の国際会議The 21th Design, Automation & Test in Europe（DATE2018, IEEEの主催で2018年3月19～23日にドイツ・ドレスデンで開催）における付属のワークショップ5th Workshop on Design Automation for Understanding Hardware Designs (DUHDe)で，大学院博士前期課程2年の武田俊さん（細川研究室所属）の論文"A Test Register Assignment Method to Reduce the Number of Test Patterns Using Controller Augmentation "が採択され，発表しました．

武田さんの発表内容は，システムLSIのレジスタ転送レベルのテスト容易化設計に関するものです．システムLSIの製造後のテストでは，低コストで高品質なテストパターンが要求されます．データパス回路中のハードウェア要素である演算器とマルチプレクサを可能な限り同時にテストできるテストレジスタ割当てアルゴリズムと，そのテストレジスタ割当てを実現するためのテスト容易化設計手法を提案しました．具体的にはコントローラと呼ばれる有限状態遷移機械の拡大を行い，テストパターン数を武田さんが以前国際会議で発表された従来技術（WRTLT’16，IOLTS’17）と比較して平均10%削減できることを示しました． 武田さんは大学院の2年間で，2回国際会議で発表し，素晴らしい研究成果を挙げられました．彼の研究や研究室の実験環境構築に関する真摯な取り組みは，素晴らしく，4月からは企業でエンジニアとして勤務されていますが，企業でも必要不可欠な人物となるのは間違いないと確信しています．